導讀:Arasan發(fā)布一款全新版本的MIPI CSI IP,其符合CSI-2 v2.1規(guī)范,支持FPGA設計高達8Gbps(用于1通道)的C-PHY v2.0速度。該IP設計用于滿足FPGA計時限制,以在較低頻率下運行,同時仍然提供必要的帶寬。面向FPGA的MIPI CSI IP可立即獲得授權。(全球TMT)
Arasan發(fā)布一款全新版本的MIPI CSI IP,其符合CSI-2 v2.1規(guī)范,支持FPGA設計高達8Gbps(用于1通道)的C-PHY v2.0速度。該IP設計用于滿足FPGA計時限制,以在較低頻率下運行,同時仍然提供必要的帶寬。面向FPGA的MIPI CSI IP可立即獲得授權。(全球TMT)