設(shè)計(jì)自動(dòng)化會(huì)議 (Design Automation Conference：DAC) 最近在舊金山舉行。在演講中，涵蓋了廣泛的領(lǐng)域——例如，設(shè)計(jì)自動(dòng)化算法領(lǐng)先技術(shù)、商業(yè) EDA 工具的新功能、技術(shù)和財(cái)務(wù)趨勢(shì)和預(yù)測(cè)以及行業(yè)標(biāo)準(zhǔn)活動(dòng)。

　　近年來(lái)，DAC 組委會(huì)將傳統(tǒng)算法/工具的重點(diǎn)擴(kuò)展到新穎的 IP、SoC 和系統(tǒng)設(shè)計(jì)技術(shù)和方法。Design and IP Track 中的演講深入探討了團(tuán)隊(duì)如何解決新硅和封裝技術(shù)帶來(lái)的日益增加的復(fù)雜性，以及確保滿足對(duì)可靠性、安全性和安全性的更嚴(yán)格要求。

　　下面附上一份來(lái)自筆者對(duì) DAC 的印象盤點(diǎn)。其中提到，機(jī)器學(xué)習(xí) (ML) 技術(shù)對(duì)芯片設(shè)計(jì)的性質(zhì)和 EDA 工具本身的影響越來(lái)越大，這可能不足為奇?；谠朴?jì)算資源的影響在趨勢(shì)演示中也很普遍。

　　以下是筆者總結(jié)的10 大要點(diǎn)：

　　(10)系統(tǒng)公司和EDA要求

　　幾場(chǎng)與趨勢(shì)相關(guān)的演講強(qiáng)調(diào)了超大規(guī)模數(shù)據(jù)中心和系統(tǒng)公司在內(nèi)部加強(qiáng)SoC 設(shè)計(jì)團(tuán)隊(duì)方面的投資——例如谷歌、Meta、微軟、亞馬遜等。小組討論會(huì)詢問(wèn)這些公司的代表——“你需要從 EDA獲得什么？”。他們的回答可以用四個(gè)詞來(lái)概括：“更大、更快的仿真系統(tǒng)”。

　　（順便說(shuō)一句，他們談到了一個(gè)相當(dāng)驚人的財(cái)務(wù)預(yù)測(cè)是，“所有 EDA 收入的 50% 最終將來(lái)自系統(tǒng)公司。”）

　　(9) 特定領(lǐng)域的架構(gòu)

　　他們預(yù)期，無(wú)晶圓廠、IDM 和系統(tǒng)廠的IC 設(shè)計(jì)人員將越來(lái)越多地尋求通過(guò)將“特定領(lǐng)域架構(gòu)”作為 SoC 和/或封裝集成的一部分來(lái)使他們的產(chǎn)品與眾不同。正如稍后將要討論的，無(wú)論是追求數(shù)據(jù)中心訓(xùn)練還是數(shù)據(jù)中心/邊緣推理，ML 機(jī)會(huì)對(duì)產(chǎn)品功能的影響都是 DSA 設(shè)計(jì)的關(guān)鍵驅(qū)動(dòng)因素。

　　反對(duì) DSA 設(shè)計(jì)的論點(diǎn)是 ML 網(wǎng)絡(luò)拓?fù)淅^續(xù)快速發(fā)展（參見(jiàn) (6)）。對(duì)于數(shù)據(jù)中心應(yīng)用，通用可編程引擎，例如具有豐富指令集架構(gòu)的GPGPU/CPU，可以提供更大的靈活性以快速適應(yīng)新的網(wǎng)絡(luò)類型。一位主旨發(fā)言人提供了以下觀點(diǎn)：“這是計(jì)算的能源成本與數(shù)據(jù)移動(dòng)之間的權(quán)衡。如果通用 (GPU) 架構(gòu)可以為復(fù)雜數(shù)據(jù)類型執(zhí)行能耗密集型 MAC 計(jì)算，那么數(shù)據(jù)移動(dòng)的相對(duì)成本就會(huì)降低，也意味著無(wú)需專門的硬件。”

　　(8) 多樣化的設(shè)計(jì)開(kāi)始

　　關(guān)于這部分，人們認(rèn)為其驅(qū)動(dòng)力的很大一部分來(lái)源是基于追求新 IC 設(shè)計(jì)的行業(yè)多樣性。這種想法是，即使一個(gè)行業(yè)板塊停滯不前，其他板塊無(wú)疑也會(huì)有所回升。下圖說(shuō)明了新興細(xì)分市場(chǎng)中設(shè)計(jì)起步的廣度。

　　由于 EDA 行業(yè)增長(zhǎng)嚴(yán)重依賴設(shè)計(jì)啟動(dòng)，因此他們的財(cái)務(wù)預(yù)測(cè)非常樂(lè)觀。

　　(7) 過(guò)渡到云端

　　另一項(xiàng)預(yù)測(cè)——也許令人吃驚，也許并不令人吃驚——是“50% 的 EDA 計(jì)算周期將由云資源提供”。

　　演講者的論點(diǎn)是，新的小型設(shè)計(jì)公司沒(méi)有資源或興趣構(gòu)建內(nèi)部 IT 基礎(chǔ)設(shè)施，并且“對(duì)更新的方法和流程更加開(kāi)放”。

　　一些 EDA 演示文稿承認(rèn)需要解決這一趨勢(shì)——“我們必須確保我們工具中的算法最大程度地利用多線程和并行計(jì)算方法，以支持基于云的計(jì)算。”

　　然而，并不是每個(gè)人都相信云過(guò)渡會(huì)順利進(jìn)行。

　　（6）“EDA許可需要采用SaaS模式”

　　DAC 主題演講者的一個(gè)非常尖銳的論點(diǎn)是 EDA 許可模式與利用云計(jì)算資源的趨勢(shì)不一致。他認(rèn)為，“EDA 許可證的數(shù)量在一個(gè)設(shè)計(jì)項(xiàng)目的整個(gè)時(shí)間表中只有兩次是正確的（the amount of EDA licenses is right only twice in the overall schedule of a design project）。IT 行業(yè)的其他部門已經(jīng)接受了軟件即服務(wù)模型——EDA 公司也需要這樣做?！?/p>

　　下圖說(shuō)明了“topped watch licensing model”。

　　在多年許可租賃協(xié)議中定期重新混合特定 EDA 產(chǎn)品的許可數(shù)量的機(jī)會(huì)在一定程度上緩解了這個(gè)問(wèn)題。但主旨發(fā)言人承認(rèn)，改變現(xiàn)有的許可財(cái)務(wù)模型會(huì)遇到來(lái)自 EDA 公司的相當(dāng)大的阻力。

　　(5) 機(jī)器學(xué)習(xí)應(yīng)用

　　在今年，有許多關(guān)于 ML 特定設(shè)計(jì)預(yù)期增長(zhǎng)的演講，包括非常高端的數(shù)據(jù)中心訓(xùn)練/推理和低端/邊緣推理。

　　（a）高端數(shù)據(jù)中心ML增長(zhǎng)

　　對(duì)于在超大規(guī)模數(shù)據(jù)中心運(yùn)行的機(jī)器學(xué)習(xí)，重點(diǎn)仍然是提高圖像和自然語(yǔ)言處理的分類準(zhǔn)確性。一位主旨演講者提醒聽(tīng)眾：“雖然人工智能概念已經(jīng)有幾十年的歷史，但我們?nèi)匀惶幱跒檫@些應(yīng)用探索機(jī)器學(xué)習(xí)架構(gòu)的早期階段。GPGPU 硬件對(duì) ML 計(jì)算工作負(fù)載的適應(yīng)實(shí)際上僅在 10 年前才開(kāi)始。我們不斷發(fā)展新的網(wǎng)絡(luò)拓?fù)洹⒂?jì)算算法和反向傳播訓(xùn)練誤差優(yōu)化技術(shù)?！?/p>

　　下圖突出顯示了過(guò)去十年用于圖像分類的神經(jīng)網(wǎng)絡(luò)增長(zhǎng)的復(fù)雜性，顯示了提高分類精度所需的計(jì)算量。

　?。ㄗ筝S是“Top 1”分類與標(biāo)記訓(xùn)練數(shù)據(jù)集的匹配精度。繼續(xù)關(guān)注提高準(zhǔn)確性的一個(gè)跡象是，如果正確的標(biāo)簽在“Top 5”預(yù)測(cè)中，則神經(jīng)網(wǎng)絡(luò)曾經(jīng)被賦予分類匹配的功勞）

　　（b）低邊緣/邊緣ML增長(zhǎng)

　　相當(dāng)多的技術(shù)和趨勢(shì)演示側(cè)重于使用于訓(xùn)練的 ML 網(wǎng)絡(luò)適應(yīng)邊緣推理的嚴(yán)格 PPA 和成本要求。權(quán)重和中間網(wǎng)絡(luò)節(jié)點(diǎn)結(jié)果的高精度數(shù)據(jù)類型可以量化為更小、更高效的 PPA 表示。

　　一位演講者用以下場(chǎng)景挑戰(zhàn)觀眾。

　　“考慮工業(yè)物聯(lián)網(wǎng) (IIoT) 應(yīng)用，在這些應(yīng)用中，傳感器和傳感器與低成本微控制器相集成，可提供實(shí)時(shí)監(jiān)控。在許多情況下，僅僅檢測(cè)超過(guò)某個(gè)閾值的振動(dòng)、噪音或壓力變化或圖像缺陷是不夠的——有必要將傳感器輸出分類為特定模式并做出相應(yīng)響應(yīng)。這非常適合使用在相應(yīng)微控制器上運(yùn)行的小型機(jī)器學(xué)習(xí)引擎。我敢打賭，觀眾中的許多人已經(jīng)在考慮 IIoT ML 應(yīng)用程序。”

　　(4) HLS與設(shè)計(jì)師生產(chǎn)力

　　有幾場(chǎng)演講鼓勵(lì)設(shè)計(jì)團(tuán)隊(duì)采用更高級(jí)別的設(shè)計(jì)抽象和相應(yīng)的高級(jí)綜合，以解決日益增加的 SoC 復(fù)雜性。

　　鼓勵(lì)設(shè)計(jì)人員訪問(wèn)SystemC.org，了解 SystemC 語(yǔ)言標(biāo)準(zhǔn)定義的最新進(jìn)展，特別是 SystemC 可綜合子集。

　　(3) 時(shí)鐘

　　在設(shè)計(jì)團(tuán)隊(duì)面臨的所有挑戰(zhàn)中，從眾多 DAC 演示中可以清楚地看出，管理當(dāng)前 SoC 設(shè)計(jì)中越來(lái)越多的時(shí)鐘域至關(guān)重要。

　　從架構(gòu)的角度來(lái)看，設(shè)置和（完美地）執(zhí)行時(shí)鐘域交叉 ( clock domain crossing：CDC) 檢查以確保正確同步至關(guān)重要。

　　從物理實(shí)現(xiàn)的角度來(lái)看，開(kāi)發(fā)時(shí)鐘單元布局和互連布線策略以實(shí)現(xiàn)延遲目標(biāo)和觀察偏斜約束（skew constraints）是非常困難的。一篇有見(jiàn)地的論文強(qiáng)調(diào)了 PCIe5 IP 宏的（多路復(fù)用）時(shí)鐘管理和分配方面的挑戰(zhàn)。

　　物理綜合流程越來(lái)越多地利用時(shí)鐘到達(dá)端點(diǎn)之間的“有用偏差”（useful skew）作為解決長(zhǎng)路徑延遲的另一種優(yōu)化方法（并且作為間接好處，分配瞬時(shí)開(kāi)關(guān)活動(dòng)）。

　　一篇引人注目的 DAC 論文強(qiáng)調(diào)了偏移確實(shí)有助于關(guān)閉“l(fā)ate”時(shí)序，但可能會(huì)加劇“early”時(shí)序路徑，需要更大的延遲緩沖來(lái)修復(fù)保持路徑（hold paths）。作者描述了一種獨(dú)特的方法來(lái)確定有用的偏斜實(shí)現(xiàn)（skew implementations）的組合，以調(diào)整延遲和早期時(shí)鐘到達(dá)端點(diǎn)，以減少保持緩沖（hold buffering），節(jié)省功耗和塊面積。

　　靜態(tài)時(shí)序分析需要認(rèn)真注意時(shí)鐘定義和時(shí)序約束——在整個(gè)工作條件范圍內(nèi)進(jìn)行多模式、多角（multi-corner ）分析的努力成倍增加。一個(gè)演講側(cè)重于需要關(guān)注改進(jìn)的方法來(lái)表征和分析具有統(tǒng)計(jì)變化的時(shí)序。在未來(lái)，告訴項(xiàng)目管理“設(shè)計(jì)接近于 n-sigma 時(shí)序”將變得更加普遍。

　　(2) EDA 中的機(jī)器學(xué)習(xí)

　　有很多演講談到了ML技術(shù)是如何影響EDA工具和流程。以下是一些觀察：

　　（a）ML “inside”

　　一種方法是將機(jī)器學(xué)習(xí)技術(shù)直接整合到工具算法中。這是一個(gè)主題演講中發(fā)人深省的評(píng)論：

　　“ML 網(wǎng)絡(luò)的訓(xùn)練需要一個(gè)輸入狀態(tài)，然后向前計(jì)算一個(gè)結(jié)果。有一個(gè)誤差函數(shù)作為優(yōu)化目標(biāo)。該函數(shù)相對(duì)于現(xiàn)有網(wǎng)絡(luò)參數(shù)的偏導(dǎo)數(shù)的反向傳播推動(dòng)了迭代訓(xùn)練的改進(jìn)。EDA 中有類比——考慮單元格放置。”

　　主題演講者繼續(xù)說(shuō)道：“當(dāng)前布局用于計(jì)算由總網(wǎng)絡(luò)長(zhǎng)度估計(jì)、本地布線擁塞和關(guān)鍵網(wǎng)絡(luò)時(shí)序組合而成的結(jié)果。目標(biāo)是優(yōu)化此（加權(quán)）結(jié)果計(jì)算。這是在單元放置優(yōu)化算法中使用 ML 技術(shù)的理想應(yīng)用。”

　　（b）ML “outside”

　　另一種方法論是在現(xiàn)有 EDA 工具/算法的“外部”應(yīng)用 ML 技術(shù)。例如，塊物理實(shí)現(xiàn)是一個(gè)迭代過(guò)程，從使用早期 RTL 的初始結(jié)果到隨后的 RTL 模型發(fā)布。此外，物理工程師使用整個(gè)流程中提供的各種約束組合對(duì)單個(gè)模型進(jìn)行迭代，以評(píng)估 QoR 差異。這種在開(kāi)發(fā)周期中積累的物理數(shù)據(jù)可以作為 ML 訓(xùn)練的（特定于設(shè)計(jì)的）數(shù)據(jù)集，幫助工程師開(kāi)發(fā)最佳流程。

　　(1) 功能安全與保障

　　可能對(duì)整個(gè)設(shè)計(jì)和 EDA 行業(yè)產(chǎn)生影響的最具挑戰(zhàn)性、最具破壞性且最令人興奮的領(lǐng)域是滿足功能安全和安保要求的日益增長(zhǎng)的需求。

　　雖然經(jīng)常被一起提到，但功能安全和保障有很大不同，據(jù)一位 DAC 演示者稱，“甚至可能相互沖突”。

　　FuSa（for short）是指為響應(yīng)系統(tǒng)和/或隨機(jī)故障而包含的必要硬件和軟件設(shè)計(jì)功能。一位演講者強(qiáng)調(diào)，基礎(chǔ)設(shè)施已經(jīng)到位，使設(shè)計(jì)人員能夠通過(guò) ISO 26262 和 IEC 61508 標(biāo)準(zhǔn)結(jié)構(gòu)識(shí)別和跟蹤FuSa 功能的定義和驗(yàn)證，他說(shuō)：“我們知道如何通過(guò)流和供應(yīng)鏈傳播 FuSa 數(shù)據(jù). 相應(yīng)地，我們對(duì)軟件工具的使用充滿信心?！比欢?，同一小組的一名成員說(shuō)：“現(xiàn)在的挑戰(zhàn)是建立專業(yè)知識(shí)以了解在何處以及如何插入 FuSa 特征。您如何確保系統(tǒng)在遇到隨機(jī)故障時(shí)能夠正確運(yùn)行？FuSa 作為一門工程學(xué)科，我們?nèi)蕴幱谄鸩诫A段。”

　　EDA 行業(yè)通過(guò)提供特定產(chǎn)品來(lái)協(xié)助 ISO 26262 數(shù)據(jù)依賴性管理和可追溯性，對(duì) FuSA 開(kāi)發(fā)日益重要的重要性做出了回應(yīng)。

　　安全問(wèn)題在整個(gè)行業(yè)中不斷出現(xiàn)。簡(jiǎn)而言之，電子系統(tǒng)的安全性包括：

　　旁道攻擊（例如，敵手監(jiān)聽(tīng)發(fā)射）

　　惡意硬件（例如，制造流程中插入的“木馬”）

　　逆向工程（攻擊者訪問(wèn)設(shè)計(jì)數(shù)據(jù)）

　　供應(yīng)鏈中斷（例如，克隆、贗品、重新標(biāo)記模塊；期望芯片將被識(shí)別、驗(yàn)證和跟蹤）

　　設(shè)計(jì)實(shí)現(xiàn)流程需要添加安全硬件 IP 以防止這些攻擊“surfaces”。

　　對(duì)我而言，產(chǎn)品 FuSa 和安全要求的影響將對(duì)系統(tǒng)設(shè)計(jì)、IP 開(kāi)發(fā)和 EDA 工具/流程產(chǎn)生普遍影響。